ICS31.200 CCSL55 中华人民共和国国家标准化指导性技术文件 GB/Z43510—2023 集成电路TSV三维封装可靠性 试验方法指南 IntegratedcircuitTSV3Dpackagingreliabilitytestmethodsguideline 2023-12-28发布 2024-04-01实施 国家市场监督管理总局 国家标准化管理委员会发布前 言 本文件按照GB/T1.1—2020《标准化工作导则 第1部分:标准化文件的结构和起草规则》的规定 起草。 请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。 本文件由中华人民共和国工业和信息化部提出。 本文件由全国半导体器件标准化技术委员会(SAC/TC78)归口。 本文件起草单位:中国电子技术标准化研究院、电子科技大学、华进半导体封装先导技术研发中心 有限公司、中国航天科技集团公司第九研究院第七七一研究所、工业和信息化部电子第五研究所、中国 科学院微电子研究所、中国科学院半导体研究所。 本文件主要起草人:李锟、彭博、肖克来提、吴道伟、周斌、高见头、李文昌。 ⅠGB/Z43510—2023 集成电路TSV三维封装可靠性 试验方法指南 1 范围 本文件提供了硅通孔(TSV)三维封装的工艺开发验证用可靠性试验方法指南。 本文件适用于采用先通孔、中通孔以及后通孔三种工艺流程制造的TSV三维封装的工艺验证 试验。 2 规范性引用文件 下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文 件,仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本(包括所有的修改单)适用于 本文件。 GB/T4937.4 半导体器件 机械和气候试验方法 第4部分:强加速稳态湿热试验(HAST) GB/T4937.11 半导体器件 机械和气候试验方法 第11部分:快速温度变化 双液槽法 GB/T4937.20 半导体器件 机械和气候试验方法 第20部分:塑封表面安装器件耐潮湿和焊 接热综合影响 GB/T4937.23 半导体器件 机械和气候试验方法 第23部分:高温工作寿命 GB/T4937.30 半导体器件 机械和气候试验方法 第30部分:非密封表面安装器件在可靠性 试验前的预处理 GB/T4937.42 半导体器件 机械和气候试验方法 第42部分:温湿度贮存 GB/T12750 半导体器件 集成电路 第11部分:半导体集成电路分规范(不包括混合电路) IEC60749-5 半导体器件 机械和气候试验方法 第5部分:稳态温度湿度偏置寿命试验(Semi- conductordevices—Mechanicalandclimatictestmethods—Part5:Steady-statetemperaturehumidity biaslifetest) IEC60749-6 半导体器件 机械和气候试验方法 第6部分:高温贮存(Semiconductordevices— Mechanicalandclimatictestmethods—Part6:Storageathightemperature) IEC60749-24 半导体器件 机械和气候试验方法 第24部分:无偏置强加速稳态湿热试验 (Semiconductordevices—Mechanicalandclimatictestmethods—Part24:Acceleratedmoistureresist- ance—UnbiasedHAST) IEC60749-29 半导体器件 机械和气候试验方法 第29部分:闩锁试验(Semiconductor devices—Mechanicalandclimatictestmethods—Part29:Latch-uptest) IEC62374 半导体器件 栅极介电层的时间相关(电)介质击穿(TDDB)试验[Semiconductorde- vices—Timedependentdielectricbreakdown(TDDB)testforgatedielectricfilms] IEC62415 半导体器件 恒流电迁移试验(Semiconductordevices—Constantcurrentelectromi- grationtest) 3 术语和定义 下列术语和定义适用于本文件。 1GB/Z43510—2023 3.1 芯片-封装交互作用 chip-to-packageinteraction;CPI 芯片与芯片或芯片与封装之间的应力产生的交互作用。 3.2 叠层 tier 芯片堆叠中每个独立的芯片层。 3.3 凸点下金属 under-bumpmetal;UBM 位于凸点下和芯片间的金属化层。 3.4 硅通孔 through-siliconvia;TSV 贯穿硅晶圆或芯片的垂直互连通路。 3.5 先通孔 via-first 先完成TSV的制作,再做有源芯片及互连,即TSV在晶圆前道工序(FEOL)之前制作。 3.6 中通孔 via-middle 先做有源器件,然后制作TSV,最后进行片内互连工艺,即TSV在FEOL后,晶圆后道工序 (BEOL)前制作。 注:“中通孔”工艺有时被认为是“先通孔”工艺的一部分。 3.7 后通孔 via-last 先完成有源芯片和有源芯片片内互连层,最后制作TSV,即TSV在BEOL后制作。 4 TSV三维封装制造工艺 4.1 概述 与传统单芯片封装结构相比,TSV三维封装至少包含了2层垂直堆叠的芯片层以及TSV结构,封 装结构和系统复杂性更高(见图1)。 图1 TSV三维封装示意图 4.2 制造工艺 TSV典型工艺流程主要包括:通孔刻蚀、通孔薄膜淀积(SiO2钝化层、阻挡层、种子层沉积)、通孔 填充、化学机械抛光(CMP)等。其工艺流程依次为:首先使用光刻胶对待刻蚀区域进行标记,然后使用 深反应离子刻蚀法(DRIE)在晶圆的一面刻蚀出盲孔;依次使用化学沉积(CVD)形成二氧化硅(SiO2) 2GB/Z43510—2023 绝缘层,使用物理气相沉积(PVD)形成阻挡层和种子层;运用化学电镀在盲孔中填充金属导体,其导体 种类通常为多晶硅、钨、铜等;最后通过化学机械抛光(CMP)和背面磨削法对晶圆(盲孔中电镀金属柱) 进行减薄露出通孔的另一端完成制作。 4.3 减薄工艺 TSV三维封装一般需要将晶圆厚度减薄至100μm以下,当减薄到50μm以下时可能导致芯片或 晶圆翘曲或破片。需要将TSV三维封装的晶圆进行临时键合,放在承载晶圆上。 4.4 三维键合和组装 TSV三维封装中芯片与芯片间的互连主要通过微凸点技术实现。 三维键合和组装工艺主要包括:芯片间键合、芯片再流焊、底部填充和固化、散热处理、模塑或包封。 5 TSV三维封装失效因素及失效模式 5.1 TSV工艺问题 TSV是在晶圆上开孔,其工艺问题主要有: a) 通孔形状和锥度的可控性; b) 绝缘层、阻挡层和种子层的保形性淀积和足够的黏附性; c) 导电材料无空洞填充; d) 去除TSV边缘处淀积的多余金属。 对于先通孔,TSV或TSV制造过程中会引入残余应力可能影响后续工艺的可靠性。对于中通孔 和后通孔,TSV制造过程可能会损坏或改变芯片的结构。 5.2 CPI应力 芯片经键合、包封形成一个功能组件,此过程所用的工艺和材料会产生CPI应力。其中,所涉各工 艺步骤的实时温度差异以及所涉各材料的材料特性[如热膨胀系数(CTE)]失配,均会导致芯片上产生 机械应力,而两者之间的共同作用,将会进一步加剧应力的产生。材料CTE差异越大,不匹配越明显; 芯片尺寸越大,CTE失配导致的应力也会越大。 此外,工艺缺陷,如芯片裂纹或芯片背面缺陷,会成为CPI失效的诱发因素。材料缺陷,如导热胶 中颗粒,会成为应力集中点导致CPI失效。材料之间的相互作用,如合金或金属间化合物的形成,会引 起体积的变化,从而使应力集中。 芯片中低介质常数(k)介质材料具有较弱的机械性能,容易与其他材料形成较弱的界面。芯片在 基板上再流焊时,不适当的冷却速度会导致CPI失效。非均匀的焊料凸点凝固,特别是在无铅倒装芯 片上更容易使CTE应力集中。在TSV三维封装中,键合和组装工艺随着叠层的增加而重复进行,从而 使热和机械缺陷增加。此外,TSV三维封装中芯片厚度远低于传统的芯片,更脆弱、更易开裂。 5.3 热应力 在TSV制作过程中,TSV和晶圆经历多次热循环,最后的退火和冷却过程会给整个TSV三维封 装结构带来巨大的温度负载。由于金属材料尤其是铜(Cu)和晶圆热膨胀系数(CTE)的不匹配,从而影 响热载流子迁移率、器件性能和可靠性。 5.4 TSV三维封装的失效模式 除CPI失效外,TSV三维封装的失效主要有以下五种。 3GB/Z43510—2023 a) TSV的绝缘层不连续或有缺陷。这会使TSV导体与芯片之间发生漏电,或者TSV和地之间 的短路导致功能异常。 b) 通孔中存在空洞。空洞会随时间推移而增大,从而导致开路。 c) TSV三维封装中芯片的翘曲,会导致TSV结构发生破裂、引入额外的应力,使得焊点易受损 或断裂。 d) TSV三维封装中芯片的不平整。当采用金属与金属结合的方法互连时(焊点与焊点之间的连 接),如果芯片的表面或底面不平整,在键合过程中,从而发生不完整的键合或脱键,该芯片和 其他芯片的连接可能会出现开路。 e) 通孔中导电材料与硅基体热失配。在制备过程中的回流工艺温度下以及使用过程中的温度循 环过程中,均会发生TSV填充金属胀出的情况,这种胀出一方面挤压周围